富士通介绍“MONAKA”Arm处理器：N2P工艺制造计

今年初在西班牙巴塞罗那举行的MWC 2026上，富士通展示了首批“MONAKA”硅晶圆和处理器工程样品，计划2027年正式发布。“MONAKA”是一款Arm处理器，将取代目前用于“Fugaku”超算系统的A64FX。

据Wccftech报道，近日在Hot Chips 2026大会上，富士通对“MONAKA”及未来的“Monaka-X”做了进一步的介绍，带来了更为详细的信息，不过部分规格与之前公布的信息有些不同。

“MONAKA”采用了小芯片设计，具有四个计算模块，每个拥有36个增强型Armv9核心，共144个核心，以台积电（TSMC）N2P工艺制造（之前是N2），将CoWoS系统级封装（SiP）与博通的3.5D XDSiP封装结合，使用混合铜键合（HCB）以F2F方式堆叠在采用N5工艺制造的SRAM模块上。

与计算和缓存堆栈相伴的是一个大型I/O模块，同样以N5工艺制造，集成了支持12通道的内存控制器，支持DDR5-8000，并提供了96条PCIe 6.0/CXL 3.0通道，以便扩展各种加速器。双插槽配置下，可扩展到每个节点288个核心。

富士通表示，选择3D chiplet设计的主要原因是功耗、性能和成本。基于chiplet的拆分架构允许为每个设计组件选择最合适的技术，最终确定由三个模块构成。这也使得2nm芯片的总面积减少了30%，有助于降低成本并实现更好的性能平衡。

“MONAKA”基于Armv9.3-A内核，这是富士通的专有核心设计，增强版SVE2引擎配备两个256位宽的执行单元、两个256位宽的加载/存储单元，并支持FP8和INT8MM等数据类型用于AI推理。通用计算方面，“MONAKA”集成了三级基于TAGE的先进分支预测单元和六个算术逻辑单元（ALU）。

另外“MONAKA”整合了高级安全功能，包括机密计算架构 （CCA），提供增强工作负载隔离和强大保护。在RAS（可靠性、可用性和可服务性）方面，L1/L2缓存中内置了ECC纠错机制，执行单元和寄存器中集成了奇偶校验，并配备了硬件指令重试机制以从瞬态错误中恢复。

“MONAKA”还支持NUMA（非统一内存访问架构）节点配置，共有三种节点配置模式，为适配不同应用场景提供了灵活的选择，以符合设计软件的特性：

18核 × 8 NUMA节点 - 每个节点18个核心，共8个节点。优化最后一级缓存的延迟和吞吐量，适合对缓存性能要求高的应用。

36核 × 4 NUMA节点 - 每个节点36个核心，共4个节点。可在内存延迟和吞吐量之间取得平衡，是通用的折中方案。

144核 × 1 NUMA节点 - 所有核心作为一个大节点，适合需要大容量内存空间的应用（如大型数据库、科学模拟），但远程内存访问延迟最高。

富士通为“MONAKA”提供了两种型号，均为144个核心，以满足不同场景下通用计算的使用需求：高性能型号，基础频率为2.9GHz，TDP为500W，需要搭配液冷散热方案，双精度浮点（DGEMM）性能可达到6013 GFLOPs，INT8整数推理算力为96.2 TOPS；高能效型号，基础频率为2.1GHz，TDP为350W，搭配风冷散热即可，双精度浮点性能为4355 GFLOPs，INT8整数推理算力为69.7 TOPS。

富士通已经开始试用“MONAKA”，再次确认量产从2027年开始。

展望未来，富士通计划2029年发布“Monaka-X”，已被选中用于“Fugaku NEXT”超算系统，计划采用1.4nm工艺制造，将集成NVLink Fusion，面向AI和HPC应用。